![\"\"](\"http:\/\/www.professores.uff.br\/lbertini\/wp-content\/uploads\/sites\/108\/2017\/08\/800px-Haswell_Chip-300x99.jpg\")
<\/p>\n<\/p>\n
Carga Hor\u00e1ria: 64 horas aula
\nPer\u00edodo: 4\u00ba do Curso de Ci\u00eancia da Computa\u00e7\u00e3o<\/p>\n
Presen\u00e7a:<\/strong><\/p>\n Objetivos do curso:<\/strong><\/p>\n O objetivo deste curso de Arquitetura de Computadores \u00e9 dar ao aluno um entendimento mais aprofundado do funcionamento de um computador, no n\u00edvel da CPU. O aluno aprender\u00e1 como comparar duas arquiteturas distintas sob o aspecto do desempenho e como s\u00e3o aplicados os benchmarks. Vai entender o funcionamento do conjunto de instru\u00e7\u00f5es de uma m\u00e1quina para poder compreender como os elementos da arquitetura ou da linguagem de m\u00e1quina s\u00e3o efetivamente usados na execu\u00e7\u00e3o de um programa escrito em linguagem de alto n\u00edvel e como suas varia\u00e7\u00f5es influenciam a implementa\u00e7\u00e3o eficiente de compiladores. Na segunda metade do curso, para um entendimento mais aprofundado de como \u00e9 a arquitetura de uma CPU, estudaremos as t\u00e9cnicas de paralelismo a n\u00edvel de instru\u00e7\u00f5es, como as t\u00e9cnicas de pipeline. O curso tamb\u00e9m aborda multiprocessadores e processamento vetorial, como vis\u00e3o geral de arquiteturas avan\u00e7adas.<\/p>\n Avalia\u00e7\u00e3o:<\/strong><\/p>\n Slides:<\/strong><\/p>\n Download<\/a>\u00a0 Cap\u00edtulo 1 – Introdu\u00e7\u00e3o Trabalhos Pr\u00e1ticos:<\/strong><\/p>\n Implementa\u00e7\u00e3o do conjunto de instru\u00e7\u00f5es do MIPS<\/p>\n Download<\/a> Exerc\u00edcio valendo nota de 20\/9\/2018 (EX)<\/p>\n Material:<\/strong><\/p>\n Notas 2019-2:<\/strong><\/p>\n Calend\u00e1rio 2019-2:<\/strong><\/p>\n\n Bibliografia:<\/strong><\/p>\n [1] Organiza\u00e7\u00e3o e Projeto de Computadores – a interface hardware\/software (3\u00aa Edi\u00e7\u00e3o) – David A. Patterson, John L. Hennessy Carga Hor\u00e1ria: 64 horas aula Per\u00edodo: 4\u00ba do Curso de Ci\u00eancia da Computa\u00e7\u00e3o Presen\u00e7a: M\u00ednimo de 75% de presen\u00e7a. (Regulamento, Art. 80, \u00a714) Reprova\u00e7\u00e3o com m\u00e9dia 0 se presen\u00e7a < 75%. (Regulamento, Art. 80, \u00a714) Nenhuma falta ser\u00e1 abonada. (Regulamento Art. 80, \u00a715) Objetivos do curso: O objetivo deste curso de Arquitetura de Computadores \u00e9 […]<\/p>\n","protected":false},"author":2,"featured_media":0,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_exactmetrics_skip_tracking":false,"_exactmetrics_sitenote_active":false,"_exactmetrics_sitenote_note":"","_exactmetrics_sitenote_category":0,"footnotes":""},"categories":[2],"tags":[],"class_list":["post-19","post","type-post","status-publish","format-standard","hentry","category-disciplinas"],"_links":{"self":[{"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/posts\/19","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/comments?post=19"}],"version-history":[{"count":20,"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/posts\/19\/revisions"}],"predecessor-version":[{"id":329,"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/posts\/19\/revisions\/329"}],"wp:attachment":[{"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/media?parent=19"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/categories?post=19"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.professores.uff.br\/lbertini\/wp-json\/wp\/v2\/tags?post=19"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}\n
\n
\nDownload<\/a>\u00a0\u00a0Cap\u00edtulo 2 – Conjunto de Instru\u00e7\u00f5es
\nDownload<\/a>\u00a0 Cap\u00edtulo 3 – Elementos do Datapath – caminho de dados e controle
\nDownload<\/a>\u00a0\u00a0Cap\u00edtulo 4 – Paralelismo a N\u00edvel de Instru\u00e7\u00f5es
\nDownload<\/a>\u00a0 Cap\u00edtulo 5 – Desempenho
\nDownload<\/a>\u00a0 Cap\u00edtulo 6 – Multiprocessadores<\/p>\n\n
\n![\"\"](\"http:\/\/www.professores.uff.br\/lbertini\/wp-content\/uploads\/sites\/108\/2017\/08\/Nota1-300x169.png\")
<\/p>\n
\n\n\n
\n\t seg<\/td> 12\/8\/2019<\/td> 1<\/td> Apresenta\u00e7\u00e3o do programa da disciplina e do contexto.
\nCap\u00edtulo 1 - Introdu\u00e7\u00e3o; Progresso da tecnologia; Desempenho dos processadores; Classes de Computadores; Arquitetura do Conjunto de Instru\u00e7\u00f5es (ISA); Exemplo: MIPS; Energia e Pot\u00eancia nos microprocessadores; CPI; Pot\u00eancia est\u00e1tica vs pot\u00eancia din\u00e2mica; Processo de fabrica\u00e7\u00e3o de chips<\/td>\n<\/tr>\n\n\t sex<\/td> 16\/8\/2019<\/td> 2<\/td> Cap\u00edtulo 2 - Arquitetura do conjunto de Instru\u00e7\u00f5es. Introdu\u00e7\u00e3o; Classifica\u00e7\u00e3o de Arquiteturas de Conjuntos de Instru\u00e7\u00f5es; Exemplo de uma arquitetura com acumulador; Combina\u00e7\u00f5es T\u00edpicas de Operandos; Endere\u00e7amento de Mem\u00f3ria<\/td>\n<\/tr>\n \n\t seg<\/td> 19\/8\/2019<\/td> 3<\/td> Modos de Endere\u00e7amento; Modos de endere\u00e7amento do Intel 8051; Harvard vs Von Neumann; Tipos e Tamanhos de Operandos; Instru\u00e7\u00f5es para Fluxo de Controle; Opera\u00e7\u00f5es no Conjunto de Instru\u00e7\u00f5es; Codifica\u00e7\u00e3o de Um Conjunto de Instru\u00e7\u00f5es; Exemplo: Intel 80x86<\/td>\n<\/tr>\n \n\t sex<\/td> 23\/8\/2019<\/td> 4<\/td> A arquitetura MIPS; Codificando Instru\u00e7\u00f5es MIPS; Exemplos<\/td>\n<\/tr>\n \n\t seg<\/td> 26\/8\/2019<\/td> 5<\/td> A arquitetura MIPS; Codificando Instru\u00e7\u00f5es MIPS; Exemplos<\/td>\n<\/tr>\n \n\t sex<\/td> 30\/8\/2019<\/td> 6<\/td> A arquitetura MIPS; Codificando Instru\u00e7\u00f5es MIPS; Exemplos<\/td>\n<\/tr>\n \n\t seg<\/td> 2\/9\/2019<\/td> 7<\/td> Cap\u00edtulo 3 - O Caminho de dados monociclo do MIPS. Introdu\u00e7\u00e3o; Uma implementa\u00e7\u00e3o MIPS b\u00e1sica; Sinopse da implementa\u00e7\u00e3o; Multiplexadores (muxes)<\/td>\n<\/tr>\n \n\t sex<\/td> 6\/9\/2019<\/td> 8<\/td> Sinais de controle; Implementa\u00e7\u00e3o monociclo; Metodologia de clocking; Construindo um caminho de dados; Unidade de Controle<\/td>\n<\/tr>\n \n\t seg<\/td> 9\/9\/2019<\/td> 9<\/td> Opera\u00e7\u00e3o do caminho de dados; opera\u00e7\u00f5es b\u00e1sicas da ALU, Loads e Stores<\/td>\n<\/tr>\n \n\t sex<\/td> 13\/9\/2019<\/td> 10<\/td> Opera\u00e7\u00e3o do caminho de dados; opera\u00e7\u00f5es b\u00e1sicas da ALU, Loads e Stores<\/td>\n<\/tr>\n \n\t seg<\/td> 16\/9\/2019<\/td> 11<\/td> Opera\u00e7\u00e3o do caminho de dados; Desvios condicionais e jumps incondicionais<\/td>\n<\/tr>\n \n\t sex<\/td> 20\/9\/2019<\/td> 12<\/td> Opera\u00e7\u00e3o do caminho de dados; Implementando outras opera\u00e7\u00f5es: JAL, JR, LUI, SLL, SRL, etc<\/td>\n<\/tr>\n \n\t seg<\/td> 23\/9\/2019<\/td> 13<\/td> Assembly do MIPS: Conven\u00e7\u00f5es para chamada de procedimento e Chamadas de Sistema<\/td>\n<\/tr>\n \n\t sex<\/td> 27\/9\/2019<\/td> 14<\/td> Assembly do MIPS: Algoritmos recursivos<\/td>\n<\/tr>\n \n\t seg<\/td> 30\/9\/2019<\/td> 15<\/td> Assembly do MIPS: Algoritmos recursivos<\/td>\n<\/tr>\n \n\t sex<\/td> 4\/10\/2019<\/td> 16<\/td> Exerc\u00edcio: Codifica\u00e7\u00e3o de um algoritmo recursivo em MIPS<\/td>\n<\/tr>\n \n\t seg<\/td> 7\/10\/2019<\/td> 17<\/td> Implementa\u00e7\u00e3o Multiciclo<\/td>\n<\/tr>\n \n\t sex<\/td> 11\/10\/2019<\/td> 18<\/td> Implementa\u00e7\u00e3o Multiciclo<\/td>\n<\/tr>\n \n\t seg<\/td> 14\/10\/2019<\/td> recesso<\/td> <\/td>\n<\/tr>\n \n\t sex<\/td> 18\/10\/2019<\/td> 19<\/td> P1<\/td>\n<\/tr>\n \n\t seg<\/td> 21\/10\/2019<\/td> Semana Academica<\/td> <\/td>\n<\/tr>\n \n\t sex<\/td> 25\/10\/2019<\/td> Semana Academica<\/td> <\/td>\n<\/tr>\n \n\t seg<\/td> 28\/10\/2019<\/td> dia do servidor p\u00fablico<\/td> <\/td>\n<\/tr>\n \n\t sex<\/td> 1\/11\/2019<\/td> 20<\/td> Cap\u00edtulo 4 - Introdu\u00e7\u00e3o; Ciclo \u00fanico versus pipeline; Projetando o conjunto de instru\u00e7\u00f5es; Pipeline Hazards Pipeline Hazards; Caminho de dados usando o pipeline; <\/td>\n<\/tr>\n \n\t seg<\/td> 4\/11\/2019<\/td> 21<\/td> Diagramas de Pipeline; Controle do Pipeline; Hazard de dados e forwarding; <\/td>\n<\/tr>\n \n\t sex<\/td> 8\/11\/2019<\/td> 22<\/td> Detec\u00e7\u00e3o do Hazard ; Hazard de dados e forwarding; Hazard de dados e stalls<\/td>\n<\/tr>\n \n\t seg<\/td> 11\/11\/2019<\/td> 23<\/td> Hazard de desvios; Caminho de dados completo; Exce\u00e7\u00f5es<\/td>\n<\/tr>\n \n\t sex<\/td> 15\/11\/2019<\/td> proclama\u00e7\u00e3o da rep\u00fablica<\/td> <\/td>\n<\/tr>\n \n\t seg<\/td> 18\/11\/2019<\/td> 24<\/td> Cap\u00edtulo 5 - Desempenho; Tempo de Execu\u00e7\u00e3o; Ciclos de Clock; Escala de integra\u00e7\u00e3o e Desempenho; CPI (Ciclos de Clock por Instru\u00e7\u00e3o); N\u00famero de Instru\u00e7\u00f5es; MIPS (Milh\u00f5es de Instru\u00e7\u00f5es por Segundo); Benchmarks; Lei de Moore; Lei de Amdahl<\/td>\n<\/tr>\n \n\t sex<\/td> 22\/11\/2019<\/td> 25<\/td> Exerc\u00edcios<\/td>\n<\/tr>\n \n\t seg<\/td> 25\/11\/2019<\/td> 26<\/td> Lei de Amdahl e princ\u00edpio da Localidade; Exerc\u00edcios e Exemplos Resolvidos; Gargalo de Von Newmann; Influ\u00eancia dos Dispositivos de I\/O, mem\u00f3ria e Barramentos; Como melhorar a arquitetura<\/td>\n<\/tr>\n \n\t sex<\/td> 29\/11\/2019<\/td> 27<\/td> Cap\u00edtulo 6 - Introdu\u00e7\u00e3o; Programando multiprocessadores; O problema do speed-up; Multiprocessadores conectados por um \u00fanico barramento; Exemplo de programa paralelo; Coer\u00eancia de cache em multiprocessadores; Sincroniza\u00e7\u00e3o; Multiprocessadores Conectados por Rede; Clusters; Topologias de rede; Multiprocessadores dentro de um Chip e Multithreading; O Cluster Google; Categorias de Paralelismo (Flynn,1966); Computadores SIMD; Computadores Vetoriais; Computadores MIMD<\/td>\n<\/tr>\n \n\t seg<\/td> 2\/12\/2019<\/td> 28<\/td> C\u00e1lculo do speed-up em um sistema multiprocessado<\/td>\n<\/tr>\n \n\t sex<\/td> 6\/12\/2019<\/td> 29<\/td> P2<\/td>\n<\/tr>\n \n\t seg<\/td> 9\/12\/2019<\/td> 30<\/td> VR<\/td>\n<\/tr>\n \n\t sex<\/td> 13\/12\/2019<\/td> 31<\/td> VS<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n\n
\n
\n[2] Organiza\u00e7\u00e3o e Projeto de Computadores – a interface hardware\/software (2\u00aa Edi\u00e7\u00e3o) – David A. Patterson, John L. Hennessy
\n[3] Arquitetura de Computadores Uma Abordagem Quantitativa, John L. Hennessy e David A. Patterson, Tradu\u00e7\u00e3o da 3\u00aa Edi\u00e7\u00e3o Americana, Ed. Campus
\n[4] Computer Architecture: Quantitative Approach, John L. Hennessy e David A. Patterson, Fifth Edition, Elsevier<\/p>\n![\"\"](\"http:\/\/www.professores.uff.br\/lbertini\/wp-content\/uploads\/sites\/108\/2017\/08\/organizacao-e-projeto-de-computadores-3-edicao-hennessy-john-l-patterson-david-a-isbn-8535215212-1154-173660-G.jpg\")
\u00a0 \u00a0 \u00a0\u00a0![\"\"](\"http:\/\/www.professores.uff.br\/lbertini\/wp-content\/uploads\/sites\/108\/2017\/08\/org-2ed.png\")
\u00a0 \u00a0 \u00a0\u00a0![\"\"](\"http:\/\/www.professores.uff.br\/lbertini\/wp-content\/uploads\/sites\/108\/2017\/08\/hennessy3ed-trad.jpg\")
\u00a0 \u00a0 \u00a0\u00a0 ![\"\"](\"http:\/\/www.professores.uff.br\/lbertini\/wp-content\/uploads\/sites\/108\/2017\/08\/hennessy-243x300.jpg\")
<\/p>\n","protected":false},"excerpt":{"rendered":"